Kuidas DFT planeerimine PCBA testimist ja silumise tõhusust parandab

PCBA saab õigesti kokku panna ja seda on siiski raske testida.

See on koht, kus DFT planeerimine on oluline.

Disain testitavuse jaoks ehk DFT ei seisne ainult PCB paigutusele rohkemate testpunktide lisamises. Tõelise PCBA projekti puhul otsustab DFT planeerimine, kas kokkupandud plaati saab praktilistes tootmistingimustes toita, programmeerida, sondeerida, mõõta, siluda, ümber töötada, uuesti testida ja vabastada.

Läbitud/ebaõnnestunud test annab meeskonnale teada, kas tahvel töötab.

Hea DFT-plaan aitab meeskonnal mõista, kust otsida, kui seda ei tehta.

See erinevus on oluline prototüübi loomisel-, esimese järgu ülevaatamisel, pilootjärgu ettevalmistamisel ja EMS-i korduval tootmisel. Disainiinsener võib olla võimeline siluma ühte tahvlit laboriinstrumentide, ühendusjuhtmete ja põhjalike tooteteadmistega. EMS-i testimismeeskond vajab korratavat teed, mis töötab mitmel plaadil, dokumenteeritud sammude ja selge rikete käsitlemisega.

DFT-planeerimine parandab PCBA testimise ja silumise tõhusust, muutes tõenäolise tõrketee jälgimise lihtsamaks enne, kui plaat jõuab katsestendile.

DFT ei ole katseetapp. See on disainiotsus.

Testimine toimub pärast kokkupanekut.

DFT planeerimine toimub enne plaadi ehitamist.

Sellest eristusest on lihtne mööda vaadata. Paljud meeskonnad käsitlevad testimist kui midagi, mida tehas saab pärast PCB-failide avaldamist "välja mõelda". Mõnikord töötab see lihtsate plaatide puhul. Kuid püsivara-põhiste plaatide, tööstuslike juhtpaneelide, tiheda SMT-paigutuse, BGA-pakettide, sideliideste, releede, andurite või korpusega-integreeritud toodete puhul võib hiline testimise planeerimine muutuda hiliseks silumistööks.

Tahvel võib sisse lülitada, kuid tõrketee võib olla ebaselge.

Test võib öelda "ebaõnnestumisi", kuid see ei pruugi öelda, kas probleem on koost, püsivara, komponendi kahjustus, kinnituskontakt, pistiku juhtmestik, koormusseisund või konstruktsiooni käitumine.

Testitatavuse planeerimine viib selle mõtlemise varasemaks. See küsib:

• Milliseid funktsioone tuleb kontrollida?
• Millised signaalid peavad olema juurdepääsetavad?
• Millised jõurööpad vajavad mõõtmist või isoleerimist?
• Millised liidesed vajavad programmeerimist või sidejuurdepääsu?
• Millised rikked tuleb kiiresti eraldada?
• Milliseid testietappe peab EMS-i testimeeskond olema korratav?
• Millist silumisinfot tuleks pärast ebaõnnestumist salvestada?

Inseneri pingil võib töötada ainult funktsioneerimiseks mõeldud tahvel.

Testimiseks mõeldud tahvlit saab kontrollida, diagnoosida, parandada ja uuesti testida, tehes vähem oletusi.

Alusta sellest, mida test peab tõestama

Paljud DFT arutelud algavad katsepunktidega.

See ei ole tavaliselt parim lähtepunkt.

Parem esimene küsimus on: mida peab see PCBA tõestama, enne kui selle vabastatakse?

Mõne projekti puhul võib vastus olla lihtne: õige komponentide paigutus, ilmselgete lühiste puudumine, stabiilne toide{0}}ja põhiline elektrikontroll. Teiste jaoks võib plaat vajada püsivara laadimist, anduri reageerimist, side kontrollimist, relee ümberlülitamist, voolu mõõtmist, analoogkalibreerimist või süsteemi{2}}taseme interaktsiooni teise mooduliga.

Need olukorrad ei vaja sama katseplaani.

See hoiab ära ühe levinuima testitavuse probleemi: tahvlil on testpunktid, kuid mitte õiget testimisjuurdepääsu.

Paigutuse jaoks mugav padi ei pruugi aidata testimeeskonnal riket isoleerida. Konnektor, mis töötab projekteerimise ajal-võib pärast kokkupanekut, katmist või korpuse integreerimist blokeerida. Püsivara liides, mis töötab ühe inseneriga, ei pruugi olla otstarbekas korduvate tootmistestide jaoks.

Hea DFT-planeerimine algab vabastamise tingimusest, seejärel töötab tagurpidi juurdepääsu, kinnitusmeetodi, püsivara sisendi, mõõtmispunktide ja kordustestimise reeglite juurde.

Move Beyond Testing läbitud/ebaõnnestunud

Läbitud/ebaõnnestunud tulemus on kasulik, kuid see ei ole sama, mis diagnoosimine.

Tuvastamisvastused: kas laud läks läbi?

Diagnoos vastab: kuhu peaks meeskond järgmisena vaatama?

See erinevus muutub oluliseks, kui PCBA FCT, IKT, lendava sondi, programmeerimise või toite{0}}tõkestamine ebaõnnestub. Kui test teatab ainult üldisest plaaditõrkest, võib meeskonnal siiski vaja minna pikka käsitsi silumistsüklit, et leida tõeline probleem.

Tugevam DFT-lähenemine annab testimisprotsessile rohkem nähtavust.

Näiteks kui sideport ebaõnnestub, võib silumistee vajada juurdepääsu:

• liideseahela võimsuse ja maanduse viited;
• lähtestada, lubada või algkäivitussignaalid;
• kella või ostsillaatori väljund;
• pistikupesa kinnitus;
• püsivara versioon või programmeerimise olek;
• kinnituskontakti kinnitus;
• teadaolevalt-heas kaabli, koormuse või välise mooduli seisukord;
• vahepealsed signaalipunktid funktsionaalplokkide vahel.

See ei tähenda, et iga plaat vajab raskekaalulist diagnostikaarhitektuuri.

Lihtne tahvel ei tohiks olla testimiseks üle{0}}konstrueeritud. Kuid kui toode sisaldab püsivara, suure-tihedusega komponente, välijuhtmestikku, tööstuslikku sisendit/väljundit, toitelülitust, andureid või kliendispetsiifilisi liideseid, peaks DFT-planeerimine mõtlema kaugemale ainult ühest läbimise/tõrke tulemusest.

Katsetulemus, mis ütleb "ebaõnnestumisteta" ilma silumisrajata, võib muuta ühe halva plaadi pikaks uurimiseks.

Testjuurdepääs algab paigutusest, mitte katsejaamast

Testimisosakond ei pääse juurde signaalile, mida paigutus pole kunagi juurdepääsetavaks muutnud.

See kõlab ilmselgelt, kuid see on üks lihtsamaid asju, millest mööda vaadata, kui disainimeeskond on ajakava surve all.

Testjuurdepääs sõltub paigutusotsustest:

• kas kriitilistel võrkudel on praktiline juurdepääs sondile;
• kas katsepunktidesse on võimalik jõuda kinnitussondidega;
• kas kõrged komponendid blokeerivad sondi liikumist;
• kas katsepunktid on komponentide korpustele või plaadi servadele liiga lähedal;
• kas tugijalad ja tööriistaavad toetavad kinnituste korratavat joondamist;
• kas programmeerimispäised jäävad pärast kokkupanekut ligipääsetavaks;
• kas plaati saab testida enne või pärast katmist või korpuse integreerimist.

Vale asukohta paigutatud katsepunkt võib olla peaaegu sama kasulik kui katsepunkti puudumine.

Suure-tihedusega tahvlite puhul ei ole vastus alati "lisage igale võrgule katsepunkt". Tähtis on tahvli ruum, signaali terviklikkus, maksumus, tootmismaht ja katsemeetod. Mõnel juhul väärivad prioriteediks kriitilised võrgud, toiterööpad, lähtestusliinid, kellad, programmeerimissignaalid ja kõrge -riskiga liidesed. Muudel juhtudel võivad piiride skaneerimine, lendav sond või funktsionaalne test katta testi vajadusi tõhusamalt.

DFT planeerimine ei seisne funktsioonide pimesi lisamises.

See seisneb testimismeeskonnale juurdepääsu andmises olulistele signaalidele.

Piiri skaneerimine võib vähendada musta kasti probleemi

Piiri skaneerimine, mida sageli seostatakse IEEE 1149.1 ja JTAG-iga, võib olla väärtuslik, kui füüsiline juurdepääs sondile on piiratud.

See on eriti oluline BGA-de, peene-kõrguse IC-de, protsessorite, FPGA-de, mäluseadmete või tihedate digitaalsete ühendustega plaatide puhul. Nendes konstruktsioonides pole paljud olulised tihvtid pärast kokkupanekut füüsiliselt ligipääsetavad. Ilma skannimistee või muu diagnostikameetodita võib tahvel käituda kui must kast, kui see ebaõnnestub.

Piiride skaneerimine võib aidata kontrollida ühilduvate seadmete vahelisi ühendusi, toetada programmeerimise või konfigureerimise töövooge ning pakkuda diagnostilist nähtavust, kui füüsiline sondeerimine on keeruline.

Kuid see aitab ainult siis, kui see on planeeritud.

Kasulik piiride skaneerimise planeerimine võib hõlmata järgmist:

• skaneerimissignaalide suunamine ligipääsetavasse konnektorisse või testliidesesse;
• kinnitades, millised seadmed toetavad piiride skannimist;
• skaneerimisahela õige määratlemine;
• vajaduse korral BSDL-failide pakkumine;
• kinnitades, kas piiride skannimist kasutatakse tootmistesti, tehnilise silumise või mõlema jaoks;
• veenduge, et testliidest ei blokeeriks mehaaniline konstruktsioon või korpuse piirangud.

Piiride skannimine ei asenda kogu füüsilist testimisjuurdepääsu ega kontrolli kõiki analoog-, toite- või pistikutingimusi. See on kõige kasulikum, kui skannimisahel on planeeritud, dokumenteeritud ja valitud seadmete poolt toetatud.

Lihtsa, piiratud digitaalse keerukusega tahvli puhul võib piiride skaneerimine vähe väärtust lisada. Tiheda juhtplaadi või protsessori{1}}põhise koostu korral võib see olla erinevus kasuliku veaisolatsiooni ja üldise funktsionaalvea vahel.

Toite- ja signaalipartitsioonid võivad silumisahelaid lühendada

Mõningaid rikkeid on raske siluda, kuna vooluahel ei olnud mõeldud isoleerimiseks.

Jagatud toitetoru lühis võib mõjutada paljusid plaadi osi. Ebaõnnestunud sideliidest võib olla raske püsivarast, konnektori juhtmestikust, transiiveri kahjustusest või kinnituskontaktist eraldada. Analoogsignaali ahel võib väljundis ebaõnnestuda, kui tegelik probleem on mitu etappi varem.

DFT planeerimine võib seda ebakindlust vähendada.

Kasulikud disainivalikud võivad hõlmata järgmist:

• ligipääsetavad mõõtmispunktid olulistel jõurööbastel;
• praktilised maandusreferentsid mõõdetud signaalide läheduses;
• isolatsioonivalikud, nagu 0-oomilised lingid, džemprid või eemaldatavad ühendused, kui see on asjakohane;
• vahepealsed katsepunktid signaaliahelates;
• funktsiooniplokkide juhtimise lubamine või lähtestamine;
• tuntud{0}}head laadimis- või tagasilülitusvalikud valitud liideste jaoks;
• programmeerimistõrge, kinnitusrike ja plaadi rike on selgelt eraldatud.

Need ei ole alati kallid disainimuudatused. Sageli on need väikesed otsused, mis on tehtud piisavalt vara.

Peamine on mõelda, mida tehnik näeb, kui plaat ebaõnnestub.

Kui kõik testsüsteemid võivad teatada, et "plaat ebaõnnestus", algab silumistee ebakindlusega. Kui DFT-planeerimine annab juurdepääsu funktsionaalsetele plokkidele, toitedomeenidele ja kriitilistele liidestele, on meeskonnal suurem võimalus muuta rike konkreetseks tegevuseks.

Püsivara ja programmeerimine kuuluvad DFT planeerimisse

Paljude kaasaegsete PCBAde puhul pole testimine ainult elektriline.

See sõltub ka tarkvarast-.

Tahvel võib vajada püsivara, enne kui seda saab funktsionaalselt testida. See võib nõuda alglaadurit, testpilti, tootmispilti, konfiguratsioonifaili, seerianumbrit, MAC-aadressi, kalibreerimisandmeid või sideskripti. Kui neid sisendeid ei kontrollita, võib õigesti kokkupandud plaat ikkagi valel põhjusel testi ebaõnnestuda.

DFT planeerimine peaks selgitama:

• kes pakub püsivara;
• millist püsivara versiooni tootmistestimiseks kasutatakse;
• kas plaat on programmeeritud enne või pärast kontrolli;
• millist liidest kasutatakse programmeerimiseks;
• kas programmeerimispistik jääb ligipääsetavaks;
• kas kontrollsumma, logifaili või versioonikirje on nõutav;
• mis juhtub, kui programmeerimine ebaõnnestub;
• kas plaat tuleb peale ümbertöötamist ümber programmeerida.

See on üks levinumaid lünki tehniliste katsete ja tootmiskatsete vahel.

Disainimeeskond võib teada, kuidas laboriarvutist püsivara laadida. EMS-i testimeeskond vajab meetodit, mida saab dokumenteerida, jälgida, kontrollida ja korrata.

Kui püsivara ei ole DFT planeerimise osa, võib funktsionaalne testimine muutuda programmeerimise tõrkeotsingu seansiks juba enne tõelise testi algust.

Kinnitusvalmidus sõltub DFT otsustest

Testimisseade ei ole ainult mehaaniline hoidik.

See on varasemate testimisotsuste füüsiline tulemus.

Kinnitusvalmidus sõltub:

• kus sondid võivad juhatusega ühendust võtta;
• kas padjad on kavandatud meetodi jaoks piisavalt suured ja sobiva vahega;
• kas komponendi kõrgus blokeerib juurdepääsu;
• kas plaadi tugi takistab kontakti ajal paindumist;
• kas konnektorid vajavad paarituskaableid;
• kas plaati testitakse ühelt või mõlemalt poolt;
• kas katse tehakse enne või pärast katmist või korpuse integreerimist;
• kas operaator vajab vöötkoodi, sildi või seerianumbri interaktsiooni;
• kas ebaõnnestunud üksused nõuavad eraldamist ja uuesti testimist.

Kui need otsused jäetakse hiljaks, võib koost edasi liikuda, samas kui kitsaskohaks saab testimine.

EMS-i meeskond ei vaja iga varase inseneriehituse jaoks täielikku tootmisseadet. Kuid see peab teadma eeldatavat teed: käsitsi test, lendav sond, IKT, piiride skaneerimine, FCT, ajutine kinnitus, kliendi-pagatud seadistus või tootmis-kavatsusseade.

Need on erinevad ehituse eeldused.

Armatuuriprobleem näeb sageli välja nagu plaadi rike, kuni meeskond tõestab, et kontakt, kaabel või seadistus on stabiilne.

Projekt võib olla valmisPCB koostja pole ikka veel korduvaks testimiseks valmis.

DFT planeerimine peaks määratlema ümbertöötamise ja uuesti testimise tsükli

Testimine ei lõpe, kui plaat ebaõnnestub.

Järgmine küsimus on, mis saab pärast ebaõnnestumist.

Ilma määratletud kordustestimiseta võivad ümbertöötamise otsused muutuda ebajärjekindlaks. Üks tehnik võib kahtlustatava komponendi välja vahetada ja korrata ainult ebaõnnestunud sammu. Teine võib täieliku funktsionaalse testi uuesti läbi viia. Kolmandik võib pärast kiiret sisselülitamist{3}}tahvlist mööduda, kuna algne sümptom kadus.

See tekitab riski.

Praktiline DFT plaan peaks määratlema:

• millised rikked nõuavad tehnilist ülevaatust;
• milline ümbertöötamine on lubatud;
• mida tuleb pärast ümbertöötamist kontrollida;
• kas kogu katseseeriat tuleb korrata;
• kas fokuseeritud kordustest on vastuvõetav;
• millised rikkeandmed tuleks salvestada;
• kuidas korduvad ebaõnnestumised eskaleeritakse.

See ei ole paberimajandus iseenda pärast.

Ümbertöödeldud PCBA-d ei tohiks välja anda, sest see "näib praegu korras olevat". See tuleks vabastada, kuna kokkulepitud kordustesti tee kinnitab, et probleem on suletud.

See on koht, kus DFT planeerimine toetab nii tootmise efektiivsust kui ka kvaliteedikontrolli.

Mida peaks DFT{0}}valmis PCBA pakett sisaldama

DFT planeerimine muutub kasulikuks, kui see on inseneripaketis nähtav.

See ei ole iga ehituse jaoks kohustuslik dokument. See on viis näidata, millist teavet võib vaja minna, kui testimise ulatus ulatub kaugemale lihtsast visuaalsest kontrollist või kontrollimisest{1}}.

OEM-ostjatele võib praktiline DFT{0}}valmis pakett sisaldada:

Lihtne tahvel võib vajada ainult kergemat katserada. Püsivara{1}}põhine tööstuslik juhtplaat võib vajada täielikumat DFT-paketti. Pilootversioon võib vajada rohkem korratavaid kirjeid kui esimene tehniline näidis.

Oluline punkt ei ole dokumendi maht.

Oluline on see, kas EMS-i meeskonnal on piisavalt teavet, et tahvlit testida, ilma et testmeetodit oletustest üles ehitataks.

Kasutage testi tulemusi järgmise versiooni täiustamiseks

DFT ei ole ühekordne{0}}kontroll-loend.

Esimene ehitamine õpetab meeskonnale sageli midagi, mis paigutuse ülevaatuse ajal silma ei paistnud.

Pärast PCBA testimist ja silumist peaks OEM-i ja EMS-i meeskond küsima:

• Milliseid ebaõnnestumisi oli raske eraldada?
• Millised testietapid võtsid oodatust kauem aega?
• Milliseid funktsioone ei saanud usaldusväärselt testida?
• Millistele sondipunktidele oli raske juurde pääseda?
• Millised kinnitusde kontaktid põhjustasid valerikkeid?
• Millised püsivara või programmeerimise sammud tekitasid segadust?
• Millised ümbertöödeldud tahvlid nõudsid oodatust rohkem uuesti testimist?
• Milliseid testitulemusi tuleks järgmine kord teisiti registreerida?

See tagasiside ei tohiks jääda ainult katsealale.

See peaks toitma järgmist PCB versiooni, järgmist testimisprotseduuri, järgmist kinnitusde kujundust ja järgmist NPI paketti.

Hea DFT-protsess muudab esimese ehituse õppetsükliks.

Kuidas see ühendub PCB koostu ja testimise toega

OEM-ostjate jaoks on DFT-planeerimine kõige kasulikum, kui see ühendab plaadi disaini, montaaži ulatuse, programmeerimisvajadused, testimisjuurdepääsu ja vabastamise ootused enne tootmise algust.

STHL toetab OEM-projekte kooste ettevalmistamise, testide planeerimise jaTestimine ja ülevaatus, sealhulgas arutelud AOI, ICT, FCT, röntgenülevaatuse, püsivara programmeerimissisendite, kinnituse valmisoleku, ümbertöötamise ja uuesti testimise ootuste ning jälgitavuse vajaduste üle.

Eesmärk ei ole lisada tarbetut testimist.

Eesmärk on muuta testimisulatus piisavalt praktiliseks plaadi funktsiooni, tootmisfaasi ja riskitaseme jaoks.

Kas valmistate ette PCBA-järgu, mis vajab selgemat juurdepääsu testimiseks või funktsionaalse testimise planeerimist? Esitage oma projekt läbiKüsi hinnapakkumistvõi meiliinfo@pcba-china.com.

Järeldus

DFT-planeerimine parandab PCBA testimise ja silumise tõhusust, kuna see liigutab testimõtlemist ülesvoolu, enne kui plaat liinile jõuab.

See aitab OEM-i ja EMS-i meeskonnal määratleda, mida tuleb testida, kus on vaja juurdepääsu, kuidas püsivara laaditakse, millist kinnitust või kaablit on vaja seadistada, milline tulemus loetakse läbitud või ebaõnnestunuks ning kuidas tuleks ebaõnnestunud plaate siluda, ümber töötada ja uuesti testida.

Kergesti kokkupandavat tahvlit pole alati lihtne testida.

Plaat, mida on lihtne testida, on tavaliselt selline, kus enne kokkupanemist kaaluti testimisjuurdepääsu, programmeerimist, kinnituste valmisolekut ja silumise nähtavust.

OEM-ostjate jaoks on praktiline õppetund lihtne: parim aeg küsida, kuidas tahvlit testitakse, on enne paigutus- ja ehituspaketi lukustamist.